IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Patent Application of:

Tomoharu MURO

Application No.:

Group Art Unit:

Filed: February 25, 2004

Examiner:

For:

100

APPARATUS HAVING AN INTER-MODULE DATA TRANSFER CONFIRMING FUNCTION, STORAGE CONTROLLING APPARATUS, AND INTERFACE MODULE

FOR THE APPARATUS

SUBMISSION OF CERTIFIED COPY OF PRIOR FOREIGN APPLICATION IN ACCORDANCE WITH THE REQUIREMENTS OF 37 C.F.R. § 1.55

Commissioner for Patents PO Box 1450 Alexandria, VA 22313-1450

Sir:

In accordance with the provisions of 37 C.F.R. § 1.55, the applicant(s) submit(s) herewith a certified copy of the following foreign application:

Japanese Patent Application No(s). 2003-298203

Filed: August 22, 2003

It is respectfully requested that the applicant(s) be given the benefit of the foreign filing date(s) as evidenced by the certified papers attached hereto, in accordance with the requirements of 35 U.S.C. § 119.

Respectfully submitted,

STAAS & HALSEY LLP

Date: February 25, 2004

By:

Paul I. Kravetz

Registration No. 35,230

1201 New York Ave, N.W., Suite 700

Washington, D.C. 20005 Telephone: (202) 434-1500 Facsimile: (202) 434-1501

日本 国 特 許 庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2003年 8月22日

出 願 番 号 Application Number:

特願2003-298203

[ST. 10/C]:

[J P 2 0 0 3 - 2 9 8 2 0 3]

出 願 人
Applicant(s):

富士通株式会社

特許庁長官 Commissioner, Japan Patent Office 2004年 1月 5日

今井康



【書類名】 特許願 【整理番号】 0351763

【提出日】平成15年 8月22日【あて先】特許庁長官殿【国際特許分類】G06F 13/00

【路际行时》 【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社

内

【氏名】 室 知治

【特許出願人】

 【識別番号】
 000005223

 【氏名又は名称】
 富士通株式会社

【代理人】

【識別番号】 100092978

【弁理士】

【氏名又は名称】 真田 有 【電話番号】 0422-21-4222

【手数料の表示】

【予納台帳番号】 007696 【納付金額】 21,000円

【提出物件の目録】

【物件名】 特許請求の範囲 1

【物件名】明細書 1【物件名】図面 1【物件名】要約書 1【包括委任状番号】9704824

【書類名】特許請求の範囲

【請求項1】

第1モジュールと、第2モジュールと、インターフェイスバスを介して該第1モジュールおよび該第2モジュールをそれぞれ接続され該第1モジュールと該第2モジュールとの相互間をデータ転送可能に接続するブリッジモジュールと、該第1モジュールが該インターフェイスバスを用い該ブリッジモジュール経由で該第2モジュールへのデータ転送を行なった際に該ブリッジモジュールから該第2モジュールへのデータ転送を確認するための確認コードを該ブリッジモジュールに設定する確認コード設定手段とをそなえるとともに

該第1モジュールが、

該第2モジュールへのデータ転送に必要な転送情報とデータ転送確認フラグとを含むデータ転送記述子を設定する記述子設定手段と、

前記データ転送確認フラグがオンの場合、前記確認コードを該ブリッジモジュールから 該第1モジュールへ読み出すために必要な確認コード読出情報を含むデータ転送確認記述 子を、該記述子設定手段によって設定された前記データ転送記述子における前記転送情報 に基づいて自動的に生成する記述子生成手段と、

該記述子設定手段によって設定された前記データ転送記述子における前記転送情報に従って該第2モジュールへのデータ転送を制御するとともに、前記データ転送確認フラグがオンの場合、該第2モジュールへのデータ転送の終了後に、該記述子生成手段によって自動生成された前記データ転送確認記述子における前記確認コード読出情報に従って、該ブリッジモジュールからの前記確認コードの読出を制御する制御手段とをそなえて構成されていることを特徴とする、モジュール間データ転送確認機能を有する装置。

【請求項2】

ディスク装置とホストとの間にそなえられ該ホストの該ディスク装置に対するアクセス を制御するストレージ制御装置であって、

該ディスク装置とのインターフェイスを制御するディスクインターフェイスモジュールと、

該ホストとのインターフェイスを制御するホストインターフェイスモジュールと、 本装置全体を統括的に管理する管理モジュールと、

インターフェイスバスを介して該ディスクインターフェイスモジュール,該ホストインターフェイスモジュールおよび該管理モジュールをそれぞれ接続されこれらの該ディスクインターフェイスモジュール,該ホストインターフェイスモジュールおよび該管理モジュールの相互間をデータ転送可能に接続するブリッジモジュールと、

該ディスクインターフェイスモジュールもしくは該ホストインターフェイスモジュールが該インターフェイスバスを用い該ブリッジモジュール経由で該管理モジュールへのデータ転送を行なった際に該ブリッジモジュールから該管理モジュールへのデータ転送を確認するための確認コードを該ブリッジモジュールに設定する確認コード設定手段とをそなえるとともに、

該ディスクインターフェイスモジュールおよび該ホストインターフェイスモジュールの うちの少なくとも一方(以下、インターフェイスモジュールという)が、

該管理モジュールへのデータ転送に必要な転送情報とデータ転送確認フラグとを含むデータ転送記述子を設定する記述子設定手段と、

前記データ転送確認フラグがオンの場合、前記確認コードを該ブリッジモジュールから該インターフェイスモジュールへ読み出すために必要な確認コード読出情報を含むデータ転送確認記述子を、該記述子設定手段によって設定された前記データ転送記述子における前記転送情報に基づいて自動的に生成する記述子生成手段と、

該記述子設定手段によって設定された前記データ転送記述子における前記転送情報に従って該管理モジュールへのデータ転送を制御するとともに、前記データ転送確認フラグがオンの場合、該管理モジュールへのデータ転送の終了後に、該記述子生成手段によって自動生成された前記データ転送確認記述子における前記確認コード読出情報に従って、該ブ

リッジモジュールからの前記確認コードの読出を制御する制御手段とをそなえて構成されていることを特徴とする、ストレージ制御装置。

【請求項3】

該インターフェイスモジュールが、

該ブリッジモジュールから読み出された前記確認コードに基づいて該ブリッジモジュールと該管理モジュールとの間のデータ転送の正常/異常を判定する第1判定手段と、

該インターフェイスモジュールと該ブリッジモジュールとの間のデータ転送の正常/異常を判定する第2判定手段とをさらにそなえて構成されていることを特徴とする、請求項2記載のストレージ制御装置。

【請求項4】

ディスク装置とホストとの間にそなえられ該ホストの該ディスク装置に対するアクセスを制御するストレージ制御装置であって、該ディスク装置もしくは該ホストとのインターフェイスを制御するインターフェイスモジュールと、本ストレージ制御装置全体を統括的に管理する管理モジュールと、インターフェイスバスを介して該インターフェイスモジュールおよび該管理モジュールをそれぞれ接続されこれらの該インターフェイスモジュールおよび該管理モジュールの相互間をデータ転送可能に接続するブリッジモジュールと、該インターフェイスモジュールが該インターフェイスバスを用い該ブリッジモジュール経由で該管理モジュールへのデータ転送を行なった際に該ブリッジモジュールから該管理モジュールへのデータ転送を確認するための確認コードを該ブリッジモジュールに設定する確認コード設定手段とをそなえて構成されたストレージ制御装置において用いられる上記インターフェイスモジュールであって、

該管理モジュールへのデータ転送に必要な転送情報とデータ転送確認フラグとを含むデータ転送記述子を設定する記述子設定手段と、

前記データ転送確認フラグがオンの場合、前記確認コードを該ブリッジモジュールから本インターフェイスモジュールへ読み出すために必要な確認コード読出情報を含むデータ転送確認記述子を、該記述子設定手段によって設定された前記データ転送記述子における前記転送情報に基づいて自動的に生成する記述子生成手段と、

該記述子設定手段によって設定された前記データ転送記述子における前記転送情報に従って該管理モジュールへのデータ転送を制御するとともに、前記データ転送確認フラグがオンの場合、該管理モジュールへのデータ転送の終了後に、該記述子生成手段によって自動生成された前記データ転送確認記述子における前記確認コード読出情報に従って、該ブリッジモジュールからの前記確認コードの読出を制御する制御手段とをそなえて構成されていることを特徴とする、ストレージ制御装置用インターフェイスモジュール。

【請求項5】

該ブリッジモジュールから読み出された前記確認コードに基づいて該ブリッジモジュールと該管理モジュールとの間のデータ転送の正常/異常を判定する第1判定手段と、

本インターフェイスモジュールと該ブリッジモジュールとの間のデータ転送の正常/異常を判定する第2判定手段とをさらにそなえて構成されていることを特徴とする、請求項4記載のストレージ制御装置用インターフェイスモジュール。

【書類名】明細書

【発明の名称】モジュール間データ転送確認機能を有する装置並びにストレージ制御装置 および同装置用インターフェイスモジュール

【技術分野】

$[0\ 0\ 0\ 1]$

本発明は、例えばPCI(Peripheral Componet Interconnect)バス等のインターフェイスバスを介して接続された複数のモジュールから構成され、これらのモジュール間でのデータ転送を確認するための機能をそなえた装置に関し、より具体的には、物理デバイス(例えば磁気ディスク装置)とホストとの間にそなえられ、このホストの物理デバイスに対するアクセスを制御するストレージ制御装置や、そのストレージ制御装置において用いられるインターフェイスモジュール(例えばホストインターフェイスモジュール,ディスクインターフェイスモジュール)に関する。

【背景技術】

[0002]

図4は一般的なストレージ装置(ストレージ制御装置)の構成を示すブロック図で、この図4に示すストレージ装置1は、サーバ(ホスト)4からのアクセスに応じて、サーバ4からのデータを書き込んだり、サーバ4から要求されたデータを読み出してサーバ4へ転送したりするものである。

このストレージ装置1は、複数のディスクユニット(ディスク装置,物理デバイス)2aを有するディスクエンクロージャ2と、各ディスクユニット2aとサーバ4との間にそなえられサーバ4の各ディスクユニット2aに対するアクセスを制御するストレージ制御装置3とから構成されている。

[0003]

ストレージ制御装置 3 は、ディスクインターフェイスモジュール 1 0, ホストインターフェイスモジュール 2 0, 管理モジュール 3 0 および P C I ブリッジモジュール 4 0 をそなえて構成されている。

ここで、ディスクインターフェイスモジュール 1 0 は、ディスクインターフェイスバス 5 4 を介してディスクエンクロージャ 2 における各ディスクユニット 2 a とのインターフェイス (データ転送) を制御するものである。

[0004]

ホストインターフェイスモジュール 2 0 は、ファイバチャネルインターフェイスバス 5 0 を介してサーバ 4 とのインターフェイス (データ転送) を制御するものである。

管理モジュール30は、本ストレージ制御装置3の全体を統括的に管理するもので、サーバ4から各ディスクユニット2aに書き込まれるべきデータや、各ディスクユニット2aからサーバ4へ読み出されるべきデータを一時的に格納するキャッシュメモリを搭載され、このキャッシュメモリの管理を行なうものである。

$[0\ 0\ 0\ 5]$

PCIブリッジモジュール40は、PCIバス(インターフェイスバス)51,52,53を介してディスクインターフェイスモジュール10,ホストインターフェイスモジュール20および管理モジュール30をそれぞれ接続され、これらのディスクインターフェイスモジュール10,ホストインターフェイスモジュール20および管理モジュール30の相互間をデータ転送可能に接続するものである。

[0006]

このような構成により、サーバ4からディスクユニット2aへのデータ書込や、ディスクユニット2aからサーバ4へのデータ読出は以下のように実行される。

サーバ4からディスクエンクロージャ2のディスクユニット2aにデータを書き込む際には、まず、書込対象データが、サーバ4からファイバチャネルインターフェイスバス50を介してホストインターフェイスモジュール20へ転送され、このホストインターフェイスモジュール20からPCIバス52、PCIブリッジモジュール40およびPCIバス53を介して管理モジュール30のキャッシュメモリに一時的に格納される(図4中の

矢印A 1 参照)。この後、管理モジュール30のキャッシュメモリ上の書込対象データは 、PCIバス53,PCIブリッジモジュール40およびPCIバス51を介してディス クインターフェイスモジュール10へ転送され、このディスクインターフェイスモジュー ル10からディスクインターフェイスバス54を介して所定のディスクユニット2aに書 き込まれることになる(図4中の矢印A2参照)。

[0007]

逆に、ディスクエンクロージャ2のディスクユニット2aからサーバ4ヘデータを読み 出す際には、まず、読出対象データが、そのデータを保持するディスクユニット2aから ディスクインターフェイスバス54を介してディスクインターフェイスモジュール10へ 転送され、このディスクインターフェイスモジュール10からPCIバス51,PCIブ リッジモジュール40およびPCIバス53を介して管理モジュール30のキャッシュメ モリに一時的に格納される(図4中の矢印A3参照)。この後、管理モジュール30のキ ャッシュメモリ上の読出対象データは、PCIバス53, PCIブリッジモジュール40 およびPCIバス52を介してホストインターフェイスモジュール20へ転送され、この ホストインターフェイスモジュール20からファイバチャネルインターフェイスバス50 を介してサーバ4へ読み出されることになる(図4中の矢印A4参照)。

[0008]

次に、図5に示すブロック図を参照しながら、図4に示したストレージ制御装置3にお けるディスクインターフェイスモジュール10およびホストインターフェイスモジュール 20の構成について説明する。ディスクインターフェイスモジュール10とホストインタ ーフェイスモジュール20とは、基本的に同一の構成を有しているが、ホストインターフ ェイスモジュール20には、ファイバチャネルインターフェイスバス50からの光信号を 電気信号に変換する機能や、ホストインターフェイスモジュール10における電気信号を 光信号に変換してファイバチャネルインターフェイスバス50へ送出する機能がそなえら れ、ディスクインターフェイスモジュール10にはこれらの機能がそなえられていない点 で異なっている。

[0009]

図5に示すように、ディスクインターフェイスモジュール10およびホストインターフ ェイスモジュール20(以下、単にインターフェイスモジュール10,20という場合が ある) は、CPU11, チップセット12, メモリ13, インターフェイスモジュールー LSI14、データバッファ15およびファイバチャネルチップ16をそなえて構成され ている。

$[0\ 0\ 1\ 0]$

CPU (Central Processing Unit) 11は、本インターフェイスモジュール10,2 0を統括的に管理する第1処理部として機能するものである。

チップセット (Chip Set) 12は、CPU11を他デバイス(例えばメモリ13)に繋 ぐための機能や、PCIバス17に接続するための機能を有している。CPU11は、こ のチップセット12を介してメモリ13に接続されるとともに、さらにチップセット12 およびPCIバス17を介してインターフェイスモジュールーLSI14に接続されてい る。なお、メモリ13は、例えばSDRAM(Synchronous Dynamic Random Access Memo rv)によって構成されている。

$[0\ 0\ 1\ 1]$

インターフェイスモジュールーLSI (Large Scale Integration) 14は、CPU1 1からの指示に応じ、PCIバス51,52を介して本インターフェイスモジュール10 - 20とPCIブリッジモジュール30との間のデータ転送の制御を行なう第2処理部(第2転送処理部)として機能するもので、このインターフェースモジュールーLSI14 には、データバッファ15が付設されている。

[0012]

このデータバッファ15は、例えばDDR(Double Data Rate)-SDRAMによって構 成され、PCIブリッジモジュール40へ転送すべきデータや、PCIブリッジモジュー

ル40から転送されてきたデータなどを一時的に格納するものである。

また、インターフェイスモジュールーLSI14には、PCIバス51,52を介してPCIブリッジモジュール40が接続され、PCIバス(インターフェイスバス)17を介してチップセット12が接続され、PCIバス(インターフェイスバス)18を介してファイバチャネルチップ16が接続されている。

[0013]

さらに、インターフェイスモジュールーLSI14には、DMAC(Direct Memory Ac cess Controller;制御手段)としての機能がそなえられており、図6や図7を参照しながら後述するごとく、CPU11は、通常、所定の制御プログラムを実行することにより、ディスクリプタ(記述子)をインターフェイスモジュールーLSI14におけるDMA Cに設定し、インターフェイスモジュールーLSI14に、データ転送や後述する確認コード(AAコード)の読出を実行させるようになっている。

$[0\ 0\ 1\ 4]$

ファイバチャネルチップ (F C-Chip) 16は、ファイバチャネルインターフェイスバス50もしくはディスクインターフェイスバス54を介して本インターフェイスモジュール10,20と各ディスクユニット2aもしくはサーバ4との間のデータ転送を制御する第1転送処理部として機能するものである。

このようなインターフェイスモジュール10,20が、管理モジュール30のキャッシュメモリにデータを転送する際には、図4を参照しながら前述したように、そのデータを、PCIバス51~53を用いPCIブリッジモジュール40を経由させることになる。このとき、インターフェイスモジュール10,20は、PCIバス51,52によりPCIブリッジモジュール40へデータが正常に転送されたか否かを確認することはできるが、PCIブリッジモジュール40から管理モジュール30へデータが正常に転送されたか否かを確認することができない。このことは、信頼性を要求されるシステムにおいては問題となるため、インターフェイスモジュール10,20が、PCIブリッジモジュール40から管理モジュール30へのデータ転送も正常に行なわれたか否かを確認できるようにする必要がある。

[0015]

そこで、下記特許文献1(特開2001-243206号公報)では、PCIブリッジモジュール40から管理モジュール30へのPCI転送の正常終了確認(AA:Access Assurance)をデータ転送後に別途行なう手法が提案されている。この手法を実現するに当たって、PCIブリッジモジュール40には、確認コード設定手段41(図4参照)としての機能がそなえられている。この確認コード設定手段41は、インターフェイスモジュール10,20がPCIバス51~53を用いPCIブリッジモジュール40経由で管理モジュール30へのデータ転送を行なった際に、PCIブリッジモジュール40から管理モジュール30へのデータ転送を確認するための確認コード(AAコード)をPCIブリッジモジュール40に設定するものである。そして、インターフェイスモジュール10,20は、データ転送後にPCIブリッジモジュール40から上記確認コードを読み出すことにより、PCIブリッジモジュール40から管理モジュール30へのデータ転送が正常に行なわれたか否かについて判断し、その判断結果に応じた処理(正常終了もしくはデータ再転送)を行なうようになっている。

[0016]

以下に、図6および図7を参照しながら、上記手法についてより詳細に説明する。

まず、図6に示すシーケンス図(ステップS11~S35)を参照しながら、上述したストレージ制御装置3の正常時動作について説明する。CPU11は、データ転送を開始するに当たり、転送すべきデータ単位(データブロック)毎にデータ転送用ディスクリプタおよび確認コード読出用ディスクリプタ(データ転送確認記述子)をインターフェイスモジュールーLSI14(DMAC)に設定するとともに(DSC設定;ステップS11)、DMAを起動する(ステップS12)。

[0017]

ここで、ディスクリプタ(DSC:descriptor;記述子)は、DMA転送に必要な情報一式を有するもので、データ転送用ディスクリプタは、管理モジュール30へのデータ転送に必要な転送情報(例えば、転送長、転送元アドレス、転送先アドレス、その他の付加情報)を含んでおり、確認コード読出用ディスクリプタは、確認コードをPCIブリッジモジュール40からインターフェイスモジュール10,20へ読み出すために必要な確認コード読出情報(例えば、転送長、転送元アドレス、転送先アドレス、その他の付加情報)を含んでいる。図6および図7では、3つのデータ単位(データ1,2,3)を連続的に転送する例が示されており、この場合、ステップS11では、3つのデータ転送用ディスクリプタおよび3つの確認コード読出用ディスクリプタを設定する必要がある。

[0018]

CPU11から、ディスクリプタを設定されDMAを起動されたインターフェイスモジュールーLSI14では、データ単位毎にデータ転送用ディスクリプタがロードされ(DSСロード;ステップS13,S19,S25)、ロードされたデータ転送用ディスクリプタに従って各データがインターフェイスモジュールーLSI14からPCIブリッジモジュール40経由で管理モジュール30へ順次転送される(ステップS14,S15,S20,S21,S26,S27)。各データの転送を完了すると、引き続き、確認コード読出用ディスクリプタがロードされ(ステップS16,S22,S28)、ロードされた確認コード読出用ディスクリプタに従って、各データについての確認コード(AA code 1,2,3)が、PCIブリッジモジュール40から取得され(ステップS17,S23,S29)、データバッファ15に格納される(ステップS18,S24,S30)。

$[0\ 0\ 1\ 9]$

このようにして3つのデータ単位の転送を完了すると、インターフェイスモジュールーLSI14からCPU11に対して終了通知(割り込み)が行なわれる(ステップS31)。終了通知を受けたCPU11は、インターフェイスモジュールーLSI14からステータスを読み出し(ステップS32)、そのステータスに基づいて、インターフェイスモジュール10,20とPCIブリッジモジュール40との間のデータ転送の正常/異常を判定する(ステップS33)。このステップS32で正常判定がなされた場合、CPU11は、インターフェイスモジュールーLSI14(データバッファ15)から確認コードを読み出し(ステップS34)、その確認コードに基づいて、PCIブリッジモジュール40と管理モジュール30との間のデータ転送の正常/異常を判定する(ステップS35)。図6に示すシーケンス図は、データ転送が正常に行なわれた時のストレージ制御装置3の動作を示しており、ステップS35で正常判定がなされ、一連のデータ転送を完了する。

[0020]

次に、図7に示すシーケンス図(ステップ $S11\sim S34$, S36, S37, S11', S12', $S19'\sim S35'$)を参照しながら、上述したストレージ制御装置3の異常時動作について説明する。なお、図7において、図6と同一の符号を付されたステップは、同一もしくはほぼ同一の処理を実行するステップであり、その詳細な説明は省略する。また、図7において、データの再転送にかかるステップ符号には「′」を付している。

[0021]

図7に示す例でも、図6と同様の手順(ステップS11~S34)で3つのデータ単位の転送および確認コードの取得が行なわれるが、この図7に示す例では、2番目のデータ2の転送時にPCIブリッジモジュール40と管理モジュール30との間で転送エラーが発生し、データ2の転送が異常終了した場合について説明する。

CPU11は、ステップS34で、インターフェイスモジュールーLSI14(データバッファ15)から読み出された確認コードに基づいて異常判定をすると、確認コード(AA code 2)からエラー内容を検出し(ステップS36)、データ2の転送エラーを確認すると、データ2以降のデータ単位(ここでは2つのデータ2,3)の再転送を実行する(ステップS37)。

[0022]

再転送に際して、CPU11は、再び、再転送すべき2つのデータ2,3についてデータ転送用ディスクリプタおよび確認コード読出用ディスクリプタをインターフェイスモジュールーLSI14 (DMAC) に設定するとともに(ステップS11′)、DMAを起動する(ステップS12′)。そして、図6に示した手順(ステップS19~S30)と同様にしてデータ2,3の転送および確認コード(AA code 2,3)の取得・格納が行なわれる(ステップS19′~S30′)。

[0023]

このようにして2つのデータ単位の再転送を完了すると、ステップS31~S35に同様の処理(終了通知、ステータスや確認コードの読出、正常/異常判定;ステップS31~S35, で正常判定がなされると、一連のデータ転送を完了する。

【特許文献1】特開2001-243206号公報

【発明の開示】

【発明が解決しようとする課題】

[0024]

しかしながら、図6および図7に示す手法では、CPU11において、転送対象のデータ単位毎に、2種類のディスクリプタ(データ転送用および確認コード読出用)を設定する必要があるほか、CPU11が、インターフェイスモジュール10,20とPCIブリッジモジュール40との間のデータ転送の正常/異常判定と、PCIブリッジモジュール40と管理モジュール30との間のデータ転送の正常/異常判定との両方を実行しなければならない。

[0025]

近年、ホスト(サーバ)4からのデータ転送量の増大に伴い、データ単位毎に確認コード読出用ディスクリプタを設定するのは、CPU11に大きな負荷がかかるとともにPCIアクセスに時間がかかり、確認コード読出用ディスクリプタの設定処理が大きなオーバヘッドとなり入出力性能の劣化の要因になっている。

また、全ての正常/異常判定をCPU11で実行することにより、CPU11に大きな 負荷がかかるとともにPCIアクセスに時間がかかり、やはり、その判定処理が大きなオ ーバヘッドとなり入出力性能の劣化の要因になっている。

[0026]

本発明は、このような課題に鑑み創案されたもので、確認コード読出用ディスクリプタを自動生成できるようにして確認コード読出用ディスクリプタの設定処理を省略し、CPU負荷の低減およびPCIアクセス数の削減をはかり、入出力性能の向上を実現することを目的としている。また、本発明は、データ転送の正常/異常判定を分散して実行できるようにするほか、データ転送の正常確認時における異常状態収集をプログラムの負担無く行なえるようにして、さらなるCPU負荷の低減およびPCIアクセス数の削減をはかり、入出力性能の向上を実現することを目的としている。

【課題を解決するための手段】

[0027]

上記目的を達成するために、本発明のモジュール間データ転送確認機能を有する装置(請求項1)は、第1モジュールと、第2モジュールと、インターフェイスバスを介して該第1モジュールおよび該第2モジュールをそれぞれ接続され該第1モジュールと該第2モジュールとの相互間をデータ転送可能に接続するブリッジモジュールと、該第1モジュールが該インターフェイスバスを用い該ブリッジモジュール経由で該第2モジュールへのデータ転送を行なった際に該ブリッジモジュールから該第2モジュールへのデータ転送をを認コードを該ブリッジモジュールに設定する確認コード設定手段とをそなえるとともに、該第1モジュールが、該第2モジュールへのデータ転送に必要な転送情報とデータ転送確認フラグがオンの場合、前記確認コードを該ブリッジモジュールから該第1モジュールへ読み出すために必要な確認コード読出情報を含むデータ転送確認記述子を、該

記述子設定手段によって設定された前記データ転送記述子における前記転送情報に基づいて自動的に生成する記述子生成手段と、該記述子設定手段によって設定された前記データ転送記述子における前記転送情報に従って該第2モジュールへのデータ転送を制御するとともに、前記データ転送確認フラグがオンの場合、該第2モジュールへのデータ転送の終了後に、該記述子生成手段によって自動生成された前記データ転送確認記述子における前記確認コード読出情報に従って、該ブリッジモジュールからの前記確認コードの読出を制御する制御手段とをそなえて構成されていることを特徴としている。

[0028]

ここで、該第1モジュールが、該第1モジュールを統括的に管理する第1処理部と、該第1処理部からの指示に応じて該インターフェイスバスを介してデータ転送を行なう第2処理部とをそなえて構成され、該第1処理部が、該記述子設定手段としての機能を果たすとともに、該第2処理部が、該記述子生成手段および該制御手段としての機能を果たすように構成してもよい。

[0029]

また、該第1モジュールが、該ブリッジモジュールから読み出された前記確認コードに 基づいて該ブリッジモジュールと該第2モジュールとの間のデータ転送の正常/異常を判 定する第1判定手段と、該第1モジュールと該ブリッジモジュールとの間のデータ転送の 正常/異常を判定する第2判定手段とをさらにそなえて構成されていてもよい。このとき 、該第1判定手段により異常判定がなされた場合、該記述子生成手段が、詳細エラー情報 を該ブリッジモジュールから該第1モジュールへ読み出すために必要なエラー読出情報を 含むエラー読出記述子を自動生成するとともに、該制御手段が、該記述子生成手段によっ て自動生成された前記エラー読出記述子における前記エラー読出情報に従って、該ブリッ ジモジュールからの前記詳細エラー情報の読出を制御してもよい。また、該第1モジュー ルが、該第1モジュールを統括的に管理する第1処理部と、該第1処理部からの指示に応 じて該インターフェイスバスを介してデータ転送を行なう第2処理部とをそなえて構成さ れ、該第1処理部が、該記述子設定手段および第2判定手段としての機能を果たすととも に、該第2処理部が、該記述子生成手段,該制御手段および第1判定手段としての機能を 果たすように構成してもよい。そして、該第2判定手段により異常判定がなされた場合、 該第1処理部が、該ブリッジモジュールから読み出された前記詳細エラー情報を該第2処 理部から取得し、その詳細エラー情報に基づいてデータ再送を該第2処理部に対して指示 してもよい。

[0030]

さらに、該第1モジュールから複数のデータブロックを該第2モジュールへ連続的に転送する場合、該記述子設定手段が、前記複数のデータブロックのうちの最後のデータブロックを転送するためのデータ転送記述子における前記データ転送確認フラグのみをオンに設定してもよい。

なお、上述した装置において、該インターフェイスバスはPCIバスであってもよいし、該第1モジュールと該第2モジュールとの間のデータ転送が、該制御手段によって制御されるDMA転送として行なわれ、該記述子設定手段によって設定される記述子および該記述子生成手段によって自動生成される記述子が、DMA転送に必要な情報一式を有するディスクリプタであってもよい。

[0031]

本発明のストレージ制御装置(請求項2)は、ディスク装置とホストとの間にそなえられ該ホストの該物理デバイスに対するアクセスを制御するものであって、該ディスク装置とのインターフェイスを制御するディスクインターフェイスモジュールと、該ホストとのインターフェイスを制御するホストインターフェイスモジュールと、本装置全体を統括的に管理する管理モジュールと、インターフェイスバスを介して該ディスクインターフェイスモジュール。該ホストインターフェイスモジュールおよび該管理モジュールの相互間をデータ転送可能に接続するブリッジモジュールおよび該管理モジュールの相互間をデータ転送可能に接続するブリッジモジュー

ルと、該ディスクインターフェイスモジュールもしくは該ホストインターフェイスモジュ ールが該インターフェイスバスを用い該ブリッジモジュール経由で該管理モジュールへの データ転送を行なった際に該ブリッジモジュールから該管理モジュールへのデータ転送を 確認するための確認コードを該ブリッジモジュールに設定する確認コード設定手段とをそ なえるとともに、該ディスクインターフェイスモジュールおよび該ホストインターフェイ スモジュールのうちの少なくとも一方(以下、単にインターフェイスモジュールという) が、該管理モジュールへのデータ転送に必要な転送情報とデータ転送確認フラグとを含む データ転送記述子を設定する記述子設定手段と、前記データ転送確認フラグがオンの場合 、前記確認コードを該ブリッジモジュールから該インターフェイスモジュールへ読み出す ために必要な確認コード読出情報を含むデータ転送確認記述子を、該記述子設定手段によ って設定された前記データ転送記述子における前記転送情報に基づいて自動的に生成する 記述子生成手段と、該記述子設定手段によって設定された前記データ転送記述子における 前記転送情報に従って該管理モジュールへのデータ転送を制御するとともに、前記データ 転送確認フラグがオンの場合、該管理モジュールへのデータ転送の終了後に、該記述子生 成手段によって自動生成された前記データ転送確認記述子における前記確認コード読出情 報に従って、該ブリッジモジュールからの前記確認コードの読出を制御する制御手段とを そなえて構成されていることを特徴としている。

[0032]

ここで、該インターフェイスモジュールが、該インターフェイスモジュールを統括的に 管理する第1処理部と、該第1処理部からの指示に応じて該インターフェイスバスを介し てデータ転送を行なう第2処理部とをそなえて構成され、該第1処理部が、該記述子設定 手段としての機能を果たすとともに、該第2処理部が、該記述子生成手段および該制御手 段としての機能を果たすように構成してもよい。

[0033]

また、該インターフェイスモジュールが、該ブリッジモジュールから読み出された前記 確認コードに基づいて該ブリッジモジュールと該管理モジュールとの間のデータ転送の正 常/異常を判定する第1判定手段と、該インターフェイスモジュールと該ブリッジモジュ ールとの間のデータ転送の正常/異常を判定する第2判定手段とをさらにそなえて構成さ れていてもよい(請求項3)。このとき、該第1判定手段により異常判定がなされた場合 、該記述子生成手段が、詳細エラー情報を該ブリッジモジュールから該インターフェイス モジュールへ読み出すために必要なエラー読出情報を含むエラー読出記述子を自動生成す るとともに、該制御手段が、該記述子生成手段によって自動生成された前記エラー読出記 述子における前記エラー読出情報に従って、該ブリッジモジュールからの前記詳細エラー 情報の読出を制御してもよい。また、該インターフェイスモジュールが、該インターフェ イスモジュールを統括的に管理する第1処理部と、該第1処理部からの指示に応じて該イ ンターフェイスバスを介してデータ転送を行なう第2処理部とをそなえて構成され、該第 1処理部が、該記述子設定手段および第2判定手段としての機能を果たすとともに、該第 2処理部が、該記述子生成手段,該制御手段および第1判定手段としての機能を果たすよ うに構成してもよい。そして、該第2判定手段により異常判定がなされた場合、該第1処 理部が、該ブリッジモジュールから読み出された前記詳細エラー情報を該第2処理部から 取得し、その詳細エラー情報に基づいてデータ再送を該第2処理部に対して指示してもよ 130

[0034]

さらに、該インターフェイスモジュールから複数のデータブロックを該管理モジュールへ連続的に転送する場合、該記述子設定手段が、前記複数のデータブロックのうちの最後のデータブロックを転送するためのデータ転送記述子における前記データ転送確認フラグのみをオンに設定してもよい。

なお、上述したストレージ制御装置において、該インターフェイスバスはPCIバスであってもよいし、該インターフェイスモジュールと該管理モジュールとの間のデータ転送が、該制御手段によって制御されるDMA転送として行なわれ、該記述子設定手段によっ

て設定される記述子および該記述子生成手段によって自動生成される記述子が、DMA転送に必要な情報一式を有するディスクリプタであってもよい。

[0035]

本発明のストレージ制御装置用インターフェイスモジュール(請求項4,5)は、上述 したストレージ制御装置において用いられるものであって、上述したストレージ制御装置 におけるインターフェイスモジュールと同様に構成されるものである。

【発明の効果】

[0036]

上述した本発明のモジュール間データ転送確認機能を有する装置並びにストレージ制御装置および同装置用インターフェイスモジュールによれば、データ転送記述子に設定されるデータ転送確認フラグがオンの場合、データ転送確認記述子がデータ転送記述子における転送情報に基づいて自動生成され、前記データ転送記述子に従って管理モジュール(第2モジュール)へのデータ転送が行なわれるとともに、管理モジュールへのデータ転送の終了後に、前記データ転送確認記述子に従ってブリッジモジュールから確認コードが読み出されるので、従来行なわれていた確認コード読出用ディスクリプタの設定処理を省略することができ、CPU負荷が大幅に低減されるとともにPCIアクセス数が大幅に削減され、入出力性能が大幅に向上することになる。

[0037]

また、2種類のデータ転送の正常/異常判定が第1処理部と第2処理部とに分散されて実行されるほか、エラー発生時には、エラー読出記述子が自動生成され、このエラー読出記述子に従ってブリッジモジュールから詳細エラー情報が読み出され、データ転送の正常確認時における異常状態収集をプログラムの負担無く行なえるので、さらなるCPU負荷の低減およびPCIアクセス数の削減を達成でき、入出力性能のさらなる向上を実現することができる。

【発明を実施するための最良の形態】

[0038]

以下、図面を参照して本発明の実施の形態を説明する。

[1] 本発明の一実施形態の説明

本発明の一実施形態としてのストレージ装置1Aも、図4に示すように、基本的に一般的なストレージ装置1とほぼ同様に構成されている。つまり、本実施形態のストレージ装置1Aも、サーバ(ホスト)4からのアクセスに応じて、サーバ4からのデータを書き込んだり、サーバ4から要求されたデータを読み出してサーバ4へ転送したりするものである。そして、このストレージ装置1Aも、複数のディスクユニット(ディスク装置,物理デバイス)2aを有するディスクエンクロージャ2と、各ディスクユニット2aとサーバ4との間にそなえられサーバ4の各ディスクユニット2aに対するアクセスを制御するストレージ制御装置3Aとから構成されている。

[0039]

そして、本実施形態のストレージ制御装置3Aも、図4に示すように、基本的に一般的なストレージ制御装置3とほぼ同様に、ディスクインターフェイスモジュール10A、ホストインターフェイスモジュール20A、管理モジュール30およびPCIブリッジモジュール40Aをそなえて構成されている。

ここで、ディスクインターフェイスモジュール(第1モジュール)10Aは、ディスクインターフェイスバス54を介してディスクエンクロージャ2における各ディスクユニット2aとのインターフェイス(データ転送)を制御するものである。

[0040]

ホストインターフェイスモジュール(第1モジュール)20Aは、ファイバチャネルインターフェイスバス50を介してサーバ4とのインターフェイス(データ転送)を制御するものである。

管理モジュール(第2モジュール)30は、本ストレージ制御装置3Aの全体を統括的 に管理するもので、サーバ4から各ディスクユニット2aに書き込まれるべきデータや、

出証特2003-3108511

各ディスクユニット2aからサーバ4へ読み出されるべきデータを一時的に格納するキャ ッシュメモリを搭載され、このキャッシュメモリの管理を行なうものである。

[0041]

PCIブリッジモジュール (ブリッジモジュール) 40Aは、PCIバス (インターフ ェイスバス)51,52,53を介してディスクインターフェイスモジュール10A,ホ ストインターフェイスモジュール20Aおよび管理モジュール30をそれぞれ接続され、 これらのディスクインターフェイスモジュール10A.ホストインターフェイスモジュー ル20Aおよび管理モジュール30の相互間をデータ転送可能に接続するものである。

[0042]

このPCIブリッジモジュール40Aには、前述と同様の確認コード設定手段41とし ての機能がそなえられている。この確認コード設定手段41は、インターフェイスモジュ ール10A、20AがPCIバス51~53を用いPCIブリッジモジュール40A経由 で管理モジュール30へのデータ転送を行なった際に、PCIブリッジモジュール40A から管理モジュール30へのデータ転送を確認するための確認コード(AAコード)をP CIブリッジモジュール40Aに設定するものである。そして、インターフェイスモジュ ール10A.20Aは、データ転送後にPCIブリッジモジュール40Aから上記確認コ ードを読み出すことにより、PCIブリッジモジュール40Aから管理モジュール30へ のデータ転送が正常に行なわれたか否かについて判断し、その判断結果に応じた処理(正 常終了もしくはデータ再転送)を行なうようになっている。

$[0\ 0\ 4\ 3\]$

さらに、本実施形態のPCIブリッジモジュール40Aには、このPCIブリッジモジ ュール40Aと管理モジュール30との間のデータ転送に際してエラーが発生した場合に そのエラーのアドレスを記憶・保持する機能が新たにそなえられている。

このような構成により、本実施形態のストレージ制御装置3Aにおいても、サーバ4か らディスクユニット2aへのデータ書込や、ディスクユニット2aからサーバ4へのデー 夕読出が、上述したストレージ制御装置3と同様の手順(図4中の矢印A1~A4参照) で実行される。

$[0\ 0\ 4\ 4\]$

次に、図1に示すブロック図を参照しながら、本実施形態としてのストレージ制御装置 3Aにおけるディスクインターフェイスモジュール10Aおよびホストインターフェイス モジュール20Aの構成について説明する。ディスクインターフェイスモジュール10A とホストインターフェイスモジュール20Aとは、基本的に同一の構成を有しているが、 ホストインターフェイスモジュール20Aには、ファイバチャネルインターフェイスバス 50からの光信号を電気信号に変換する機能や、ホストインターフェイスモジュール20 Aにおける電気信号を光信号に変換してファイバチャネルインターフェイスバス50へ送 出する機能がそなえられ、ディスクインターフェイスモジュール10Aにはこれらの機能 がそなえられていない点で異なっている。

[0045]

図1に示すように、ディスクインターフェイスモジュール10Aおよびホストインター フェイスモジュール20A(以下、単にインターフェイスモジュール10A.20Aとい う場合がある)は、CPU11A,チップセット12,メモリ13,インターフェイスモ ジュールーLSI14A,データバッファ15およびファイバチャネルチップ16をそな えて構成されている。

[0046]

CPU (Central Processing Unit) 11Aは、本インターフェイスモジュール10A ,20Aを統括的に管理する第1処理部として機能するものであり、本実施形態では、デ ィスクリプタ設定手段111および第2判定手段112としての機能も果たすように構成 されている。

ディスクリプタ設定手段(記述子設定手段)111は、転送すべきデータ単位(データ ブロック)毎に、管理モジュール30へのデータ転送に必要な転送情報とデータ転送確認 フラグとを含むデータ転送用ディスクリプタ(データ転送記述子)を、インターフェイス モジュール-LSI14AのDMAC(制御手段142)に設定するものである。

[0047]

ここで、ディスクリプタ(DSC:descriptor;記述子)は、DMA転送に必要な情報一式を有するもので、データ転送用ディスクリプタにおいては、管理モジュール30へのデータ転送に必要な転送情報として、例えば、転送長、転送元アドレス、転送先アドレス、その他の付加情報が記述されている。そして、その他の付加情報の一つとして、後述する確認コード読出用ディスクリプタ(データ転送確認記述子)の自動生成をインターフェイスモジュールーLSI14Aに指示する場合にオン設定("1"に設定)される前記データ転送確認フラグが設定される。

[0048]

また、本実施形態では、複数のデータブロック(データ単位)をインターフェイスモジュール10A, 20Aから管理モジュール30へ連続的に転送する場合、ディスクリプタ記述手段111は、これらのデータブロックのうちの最後のデータブロックを転送するためのデータ転送用ディスクリプタにおけるデータ転送確認フラグのみをオン("1")に設定するようになっている。これは、CPIブリッジモジュール40Aが、前述したような新機能(PCI ブリッジモジュール40Aと管理モジュール30との間のデータ転送に際してエラーが発生した場合にそのエラーのアドレスを記憶・保持する機能)をそなえたことに対応したものである。

[0049]

第2判定手段112は、図2や図3を参照しながら後述するごとく、インターフェイスモジュールーLSI14Aから読み出されたステータスに基づいて、インターフェイスモジュール10A,20AとPCIブリッジモジュール40Aとの間のデータ転送の正常/異常を判定するものである。

この第2判定手段112により異常判定がなされた場合、図3を参照しながら後述するごとく、CPU11Aは、インターフェイスモジュールーLSI14AによってPCIブリッジモジュール40Aから読み出された詳細エラー情報をインターフェイスモジュールーLSI14Aから取得し、その詳細エラー情報に基づいてデータ再送をインターフェイスモジュールーLSI14Aに対して指示する。つまり、ディスクリプタ設定手段111が機能することにより、再送対象のデータブロックについてのデータ転送用ディスクリプタがインターフェイスモジュールーLSI14Aに設定されるようになっている。

[0050]

チップセット(Chip Set) 12は、CPU11Aを他デバイス(例えばメモリ13)に繋ぐための機能や、PCIバス17に接続するための機能を有している。CPU11Aは、このチップセット 12を介してメモリ13に接続されるとともに、さらにチップセット 12およびPCIバス17を介してインターフェイスモジュールーLSI14Aに接続されている。なお、メモリ13は、例えばSDRAM(Synchronous Dynamic Random Access Memory)によって構成されている。

$[0\ 0\ 5\ 1]$

インターフェイスモジュールーLSI(Large Scale Integration)14Aは、CPU11Aからの指示に応じ、PCIバス51,52を介して本インターフェイスモジュール10A,20AとPCIブリッジモジュール30との間のデータ転送の制御を行なう第2処理部(第2転送処理部)として機能するもので、このインターフェイスモジュールーLSI14Aには、データバッファ15が付設されている。このデータバッファ15は、例えばDDR(Double Data Rate)-SDRAMによって構成され、PCIブリッジモジュール40Aへ転送すべきデータや、PCIブリッジモジュール40Aから転送されてきたデータなどを一時的に格納するものである。

[0052]

また、インターフェイスモジュール-LSI14Aには、PCIバス51, 52を介してPCIブリッジモジュール40Aが接続され、PCIバス (インターフェイスバス) 1

7を介してチップセット12が接続され、PCIバス(インターフェイスバス)18を介してファイバチャネルチップ16が接続されている。

さらに、本実施形態のインターフェイスモジュールーLSI14Aには、ディスクリプタ生成手段141,制御手段(DMAC:Direct Memory Access Controller)142および第1判定手段143としての機能がそなえられている。

[0053]

ディスクリプタ生成手段(記述子生成手段)141は、データ転送用ディスクリプタにおける前記データ転送確認フラグがオン("1")の場合、前記確認コード(AAコード)をPCIブリッジモジュール40Aからインターフェイスモジュール10A,20Aへ読み出すために必要な確認コード読出情報を含む確認コード読出用ディスクリプタ(データ転送確認記述子)を、CPU11Aのディスクリプタ設定手段111によって設定されたデータ転送用ディスクリプタにおける転送情報に基づいて自動的に生成し、制御手段(DMAC)142に設定するものである。この確認コード読出用ディスクリプタに記述される、確認コード(AAコード)のPCIブリッジモジュール40A側アドレスは、データ転送先アドレスから限定条件として決定される。

[0054]

制御手段142は、DMACとしての機能を果たすもので、CPU11Aのディスクリプタ設定手段111によって設定されたデータ転送用ディスクリプタ(前記転送情報)に従って管理モジュール30へのデータ転送を制御するとともに、データ転送用ディスクリプタにおける前記データ転送確認フラグがオン("1")の場合、管理モジュール30へのデータ転送の終了後に、ディスクリプタ生成手段141によって自動生成された前記確認コード読出用ディスクリプタにおける前記確認コード読出情報に従って、PCIブリッジモジュール40Aからの確認コード(AAコード)の読出を制御するものである。

[0055]

第1判定手段143は、PCIブリッジモジュール40Aから読み出された前記確認コードに基づいてPCIブリッジモジュール40Aと管理モジュール30との間のデータ転送の正常/異常を判定するものである。

そして、第1判定手段143により異常判定がなされた場合、ディスクリプタ生成手段141が、詳細エラー情報(エラーアドレス)をPCIブリッジモジュール40Aからインターフェイスモジュール10,20へ読み出すために必要なエラー読出情報を含むエラー読出用ディスクリプタ(エラー読出記述子)を自動生成するとともに、制御手段142が、ディスクリプタ生成手段141によって自動生成されたエラー読出用ディスクリプタ(前記エラー読出情報)に従って、PCIブリッジモジュール40Aからの前記詳細エラー情報の読出を制御するようになっている。

[0056]

ファイバチャネルチップ (FC-Chip) 16は、ファイバチャネルインターフェイスバス50もしくはディスクインターフェイスバス54を介して本インターフェイスモジュール10A, 20Aと各ディスクユニット2aもしくはサーバ4との間のデータ転送を制御する第1転送処理部として機能するものである。

次に、図2および図3を参照しながら、上述のごとく構成された本実施形態のストレージ制御装置3A(インターフェイスモジュール10A, 20A)の動作について詳細に説明する。

[0057]

まず、図2に示すシーケンス図(ステップS51~S73)を参照しながら、上述したストレージ制御装置3Aの正常時動作について説明する。CPU11は、データ転送を開始するに当たり、ディスクリプタ設定手段111としての機能により、転送すべきデータ単位(データブロック)毎に、前述したデータ転送用ディスクリプタをインターフェイスモジュールーLSI14Aの制御手段(DMAC)142に設定するとともに(DSC設定;ステップS51)、DMAを起動する(ステップS52)。

[0058]

ここで、図2および図3では、図6および図7に示した例と同様、3つのデータ単位(データ1,2,3)を連続的に転送する例が示されており、この場合、ステップS51では、3つのデータ転送用ディスクリプタを設定することになる。また、その際、各データ転送用ディスクリプタの付加情報として、前述したデータ転送確認フラグが設定される。本実施形態のごとくPCIブリッジモジュール40Aが上記新機能を有している場合、前述したように、上記3つのデータ単位のうちの最後のデータ単位(データ3)を転送するためのデータ転送用ディスクリプタにおけるデータ転送確認フラグのみがオン("1")に設定され、その他のデータ単位(データ1,2)を転送するためのデータ転送用ディスクリプタにおけるデータ「"0")に設定される。PCIブリッジモジュール40Aが上記新機能を有していない場合には、データ単位を転送するための全てのデータ転送用ディスクリプタにおけるデータ転送確認フラグがオン("1")に設定される。

[0059]

図2では、最後のデータ転送用ディスクリプタにおけるデータ転送確認フラグのみをオン("1")に設定した場合に実行される処理と、全てのデータ転送用ディスクリプタにおけるデータ転送確認フラグをオン("1")に設定した場合に実行される処理との両方が図示されているが、図2に示した処理のうちステップS56, S57, S58, S62, S63, S64の処理は、全てのデータ転送用ディスクリプタにおけるデータ転送確認フラグをオン("1")に設定した場合にのみ実行され、最後のデータ転送用ディスクリプタにおけるデータ転送確認フラグのみをオン("1")に設定した場合には省略される。また、図3では、最後のデータ転送用ディスクリプタにおけるデータ転送確認フラグのみをオン("1")に設定した場合に実行される処理のみが図示されている。

$[0\ 0.6\ 0]$

さて、CPU11から、データ転送用ディスクリプタを設定されDMAを起動されたインターフェイスモジュールーLSI14Aでは、データ単位毎にデータ転送用ディスクリプタがロードされ(DSCロード;ステップS53,S59,S65)、制御手段(DMAC)142としての機能により、ロードされたデータ転送用ディスクリプタに従って各データがインターフェイスモジュールーLSI14からPCIブリッジモジュール40経由で管理モジュール30へ順次転送される(ステップS54,S55,S60,S61,S66,S67)。

[0061]

各データの転送を完了すると、データ転送用ディスクリプタにおけるデータ転送確認フラグがチェックされ、このフラグがオン("1")設定されている場合、ディスクリプタ生成手段 14 1 としての機能により、確認コード読出用ディスクリプタが、CPU11A のディスクリプタ設定手段 11 1 によって設定されたデータ転送用ディスクリプタにおける転送情報に基づいて自動的に生成され、制御手段(DMAC) 14 2 に設定される(DSC 2 に S 3 S 6 S 7 0 S 6 S 6 S 7 0 S 6 S 7 0 S 6 S 7 0 S 6 S 7 0 S 6 S 7 0

[0062]

このようにして3つのデータ単位の転送を完了すると、インターフェイスモジュールーLSI14AからCPU11Aに対して終了通知(割り込み)が行なわれる(ステップS71)。終了通知を受けたCPU11Aは、インターフェイスモジュールーLSI14Aからステータスを読み出し(ステップS72)、第2判定手段112としての機能により

、読み出されたステータスに基づいて、インターフェイスモジュール10A,20AとPCIブリッジモジュール40Aとの間のデータ転送の正常/異常が判定される(ステップS73)。前述したように、図2に示すシーケンス図は、データ転送が正常に行なわれた時のストレージ制御装置3Aの動作を示しており、ステップS73では正常判定がなされ、一連のデータ転送を完了する。

[0063]

次に、図3に示すシーケンス図を参照しながら、上述したストレージ制御装置3Aの異常時動作について説明する。なお、図3において、図2と同一の符号を付されたステップは、同一もしくはほぼ同一の処理を実行するステップであり、その詳細な説明は省略する。また、図3において、データの再転送にかかるステップ符号には「´」を付している。図3に示す例でも、図2と同様の手順(ステップS51~S55、S59~S61、S65~S70)で3つのデータ単位が転送されるとともに最後のデータ単位についての確認コードが取得される。この図3に示す例では、図7に示した例と同様、2番目のデータ2の転送時にPCIブリッジモジュール40と管理モジュール30との間で転送エラーが発生し、データ2の転送が異常終了した場合について説明する。このような異常(エラー)が発生した場合、本実施形態のPCIブリッジモジュール40Aでは、上記新機能により、そのエラーアドレスが保持される(ステップS74)。

[0064]

そして、インターフェイスモジュールーLSI14Aにおいて、第1判定手段143としての機能により、PCIブリッジモジュール40Aから取得された確認コードに基づいてPCIブリッジモジュール40Aと管理モジュール30との間のデータ転送が異常終了したことが認識されると(ステップS70)、ディスクリプタ生成手段141としての機能により、エラー読出用ディスクリプタが自動的に生成され制御手段(DMAC)142に設定される(DSC生成;ステップS75)。そして、制御手段(DMAC)142としての機能により、自動生成されたエラー読出用ディスクリプタに従って、詳細エラー情報(エラーアドレス)がPCIブリッジモジュール40Aから読み出される(ステップS76)。

[0065]

このようにしてエラーアドレスを取得すると、インターフェイスモジュールーLSI14 AからCPU11Aに対して終了通知(割り込み)が行なわれる(ステップS71)。終了通知を受けたCPU11Aは、インターフェイスモジュールーLSI14 Aからステータスを読み出し(ステップS72)、第2判定手段112としての機能により、読み出されたステータスに基づいて、インターフェイスモジュール10A,20AとPCIブリッジモジュール40Aとの間のデータ転送の正常/異常が判定される(ステップS73)。ここでは、転送エラーが発生したことが検出されて異常判定がなされ、引き続いて、CPU11Aは、インターフェイスモジュールーLSI14Aから、ステップS76で取得されたエラーアドレスを読み出し(ステップS77)、そのエラーアドレスに基づいてデータ2の転送中にエラーが発生したことが認識される(ステップS78)。

[0066]

この認識結果に応じて、CPU11Aは、データ2以降のデータ単位(ここでは2つのデータ2,3)の再転送を実行する(ステップS79)。再転送に際して、CPU11Aは、ディスクリプタ設定手段111としての機能により、再び、再転送すべき2つのデータ2,3についてデータ転送用ディスクリプタをインターフェイスモジュールーLSI14Aの制御手段(DMAC)142に設定するとともに(ステップS51′)、DMAを起動する(ステップS52′)。そして、図2に示した手順(ステップS59~S61,S65~S70)と同様にしてデータ2,3の転送および確認コード(AA code 3)の取得・自動判断が行なわれる(ステップS59′~S61′,S65′~S70′)。

[0067]

このようにして2つのデータ単位の再転送を完了すると、ステップS71~S73と同様の処理(終了通知,ステータスの読出,正常/異常判定;ステップS71′~S73′

)が実行され、ステップS73′で正常判定がなされると、一連のデータ転送を完了する。

このように、本発明の一実施形態としてのストレージ制御装置3A(インターフェイスモジュール10A,20A)によれば、データ転送用ディスクリプタに設定されるデータ転送確認フラグがオン("1")の場合、インターフェイスモジュールーLSI14Aのディスクリプタ生成手段141としての機能により、データ転送確認用ディスクリプタがデータ転送用ディスクリプタにおける転送情報に基づいて自動的に生成され、データ転送用ディスクリプタに従って管理モジュール30へのデータ転送が行なわれるとともに、管理モジュール30へのデータ転送の終了後に、データ転送確認用ディスクリプタに従ってPCIブリッジモジュール40Aから確認コードが読み出される。これにより、従来、CPU11で行なわれていた確認コード読出用ディスクリプタの設定処理を省略することができ、CPU11Aの負荷が大幅に低減されるとともにPCIアクセス数が大幅に削減され、入出力性能が大幅に向上することになる。

[0068]

また、2種類のデータ転送の正常/異常判定するための判定手段112, 143としての機能がそれぞれCPU (第1処理部) 11AおよびインターフェイスモジュールーLS I (第2処理部) 14Aによって実現されるほか、エラー発生時には、インターフェイスモジュールーLS I 14Aのディスクリプタ生成手段141としての機能によりエラー読出用ディスクリプタが自動的に生成され、このエラー読出記述子に従ってPCIブリッジモジュール40Aから詳細エラー情報(エラーアドレス)が読み出され、データ転送の正常確認時における異常状態収集をプログラムの負担無く行なえる。これにより、さらなるCPU11Aの負荷の低減およびPCIアクセス数の削減を達成でき、入出力性能のさらなる向上を実現することができる。

[0069]

[2] その他

なお、本発明は上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形して実施することができる。

例えば、上述した実施形態では、本発明をストレージ制御装置に適用した場合について 説明したが、本発明は、これに限定されるものではなく、PCIバス等のインターフェイ スバスを介して接続された複数のモジュールから構成され、これらのモジュール間でのデ ータ転送を確認するための機能をそなえた装置であれば、上述した実施形態と同様に適用 され、上述した実施形態と同様の作用効果を得ることができる。

[0070]

また、上述した実施形態では、サーバ4とストレージ制御装置3Aとの間のインターフェイスがファイバチャネルインターフェイスである場合について説明したが、本発明は、これに限定されるものではない。

さらに、上述したディスクリプタ設定手段111,第2判定手段112,ディスクリプタ生成手段141,制御手段142および第1判定手段143としての機能は、CPU11AやインターフェイスモジュールーLSI14Aが所定のプログラムを実行することによって実現される。このプログラムは、例えばフレキシブルディスク,CD-ROM,CD-R, CD-RW, DVD等のコンピュータ読取可能な記録媒体に記録された形態で提供される。

[0071]

[3]

(付記1) 第1モジュールと、第2モジュールと、インターフェイスバスを介して該第1モジュールおよび該第2モジュールをそれぞれ接続され該第1モジュールと該第2モジュールとの相互間をデータ転送可能に接続するブリッジモジュールと、該第1モジュールが該インターフェイスバスを用い該ブリッジモジュール経由で該第2モジュールへのデータ転送を行なった際に該ブリッジモジュールから該第2モジュールへのデータ転送を確認するための確認コードを該ブリッジモジュールに設定する確認コード設定手段とをそ

なえるとともに、

該第1モジュールが、

該第2モジュールへのデータ転送に必要な転送情報とデータ転送確認フラグとを含むデータ転送記述子を設定する記述子設定手段と、

前記データ転送確認フラグがオンの場合、前記確認コードを該ブリッジモジュールから該第1モジュールへ読み出すために必要な確認コード読出情報を含むデータ転送確認記述子を、該記述子設定手段によって設定された前記データ転送記述子における前記転送情報に基づいて自動的に生成する記述子生成手段と、

該記述子設定手段によって設定された前記データ転送記述子における前記転送情報に従って該第2モジュールへのデータ転送を制御するとともに、前記データ転送確認フラグがオンの場合、該第2モジュールへのデータ転送の終了後に、該記述子生成手段によって自動生成された前記データ転送確認記述子における前記確認コード読出情報に従って、該ブリッジモジュールからの前記確認コードの読出を制御する制御手段とをそなえて構成されていることを特徴とする、モジュール間データ転送確認機能を有する装置。

[0072]

(付記2) 該第1モジュールが、

該第1モジュールを統括的に管理する第1処理部と、

該第1処理部からの指示に応じて該インターフェイスバスを介してデータ転送を行なう 第2処理部とをそなえて構成され、

該第1処理部が、該記述子設定手段としての機能を果たすとともに、

該第2処理部が、該記述子生成手段および該制御手段としての機能を果たすことを特徴とする、付記1記載のモジュール間データ転送確認機能を有する装置。

[0073]

(付記3) 該第1モジュールが、

該ブリッジモジュールから読み出された前記確認コードに基づいて該ブリッジモジュールと該第2モジュールとの間のデータ転送の正常/異常を判定する第1判定手段と、

該第1モジュールと該ブリッジモジュールとの間のデータ転送の正常/異常を判定する 第2判定手段とをさらにそなえて構成されていることを特徴とする、付記1記載のモジュ ール間データ転送確認機能を有する装置。

[0074]

(付記4) 該第1判定手段により異常判定がなされた場合、該記述子生成手段が、詳細エラー情報を該ブリッジモジュールから該第1モジュールへ読み出すために必要なエラー読出情報を含むエラー読出記述子を自動生成するとともに、該制御手段が、該記述子生成手段によって自動生成された前記エラー読出記述子における前記エラー読出情報に従って、該ブリッジモジュールからの前記詳細エラー情報の読出を制御することを特徴とする、付記3記載のモジュール間データ転送確認機能を有する装置。

[0075]

(付記5) 該第1モジュールが、

該第1モジュールを統括的に管理する第1処理部と、

該第1処理部からの指示に応じて該インターフェイスバスを介してデータ転送を行なう 第2処理部とをそなえて構成され、

該第1処理部が、該記述子設定手段および第2判定手段としての機能を果たすとともに

該第2処理部が、該記述子生成手段,該制御手段および第1判定手段としての機能を果たすことを特徴とする、付記4記載のモジュール間データ転送確認機能を有する装置。

[0076]

(付記6) 該第2判定手段により異常判定がなされた場合、該第1処理部が、該ブリッジモジュールから読み出された前記詳細エラー情報を該第2処理部から取得し、その詳細エラー情報に基づいてデータ再送を該第2処理部に対して指示することを特徴とする、付記5記載のモジュール間データ転送確認機能を有する装置。

(付記7) 該第1モジュールから複数のデータブロックを該第2モジュールへ連続的に転送する場合、該記述子設定手段が、前記複数のデータブロックのうちの最後のデータブロックを転送するためのデータ転送記述子における前記データ転送確認フラグのみをオンに設定することを特徴とする、付記1~付記6のいずれか一項に記載のモジュール間データ転送確認機能を有する装置。

[0077]

(付記8) ディスク装置とホストとの間にそなえられ該ホストの該ディスク装置に 対するアクセスを制御するストレージ制御装置であって、

該ディスク装置とのインターフェイスを制御するディスクインターフェイスモジュールと、

該ホストとのインターフェイスを制御するホストインターフェイスモジュールと、 本装置全体を統括的に管理する管理モジュールと、

インターフェイスバスを介して該ディスクインターフェイスモジュール、該ホストインターフェイスモジュールおよび該管理モジュールをそれぞれ接続されこれらの該ディスクインターフェイスモジュール。該ホストインターフェイスモジュールおよび該管理モジュールの相互間をデータ転送可能に接続するブリッジモジュールと、

・該ディスクインターフェイスモジュールもしくは該ホストインターフェイスモジュールが該インターフェイスバスを用い該ブリッジモジュール経由で該管理モジュールへのデータ転送を行なった際に該ブリッジモジュールから該管理モジュールへのデータ転送を確認するための確認コードを該ブリッジモジュールに設定する確認コード設定手段とをそなえるとともに、

該ディスクインターフェイスモジュールおよび該ホストインターフェイスモジュールの うちの少なくとも一方(以下、単にインターフェイスモジュールという)が、

該管理モジュールへのデータ転送に必要な転送情報とデータ転送確認フラグとを含むデータ転送記述子を設定する記述子設定手段と、

前記データ転送確認フラグがオンの場合、前記確認コードを該ブリッジモジュールから 該インターフェイスモジュールへ読み出すために必要な確認コード読出情報を含むデータ 転送確認記述子を、該記述子設定手段によって設定された前記データ転送記述子における 前記転送情報に基づいて自動的に生成する記述子生成手段と、

該記述子設定手段によって設定された前記データ転送記述子における前記転送情報に従って該管理モジュールへのデータ転送を制御するとともに、前記データ転送確認フラグがオンの場合、該管理モジュールへのデータ転送の終了後に、該記述子生成手段によって自動生成された前記データ転送確認記述子における前記確認コード読出情報に従って、該ブリッジモジュールからの前記確認コードの読出を制御する制御手段とをそなえて構成されていることを特徴とする、ストレージ制御装置。

[0078]

(付記9) 該インターフェイスモジュールが、

該インターフェイスモジュールを統括的に管理する第1処理部と、

該第1処理部からの指示に応じて該インターフェイスバスを介してデータ転送を行なう 第2処理部とをそなえて構成され、

該第1処理部が、該記述子設定手段としての機能を果たすとともに、

該第2処理部が、該記述子生成手段および該制御手段としての機能を果たすことを特徴とする、付記8記載のストレージ制御装置。

[0079]

(付記10) 該インターフェイスモジュールが、

該ブリッジモジュールから読み出された前記確認コードに基づいて該ブリッジモジュールと該管理モジュールとの間のデータ転送の正常/異常を判定する第1判定手段と、

該インターフェイスモジュールと該ブリッジモジュールとの間のデータ転送の正常/異常を判定する第2判定手段とをさらにそなえて構成されていることを特徴とする、請求の範囲第8項に記載のストレージ制御装置。

[0800]

(付記11) 該第1判定手段により異常判定がなされた場合、該記述子生成手段が、詳細エラー情報を該ブリッジモジュールから該インターフェイスモジュールへ読み出すために必要なエラー読出情報を含むエラー読出記述子を自動生成するとともに、該制御手段が、該記述子生成手段によって自動生成された前記エラー読出記述子における前記エラー読出情報に従って、該ブリッジモジュールからの前記詳細エラー情報の読出を制御することを特徴とする、付記10記載のストレージ制御装置。

[0081]

(付記12) 該インターフェイスモジュールが、

該インターフェイスモジュールを統括的に管理する第1処理部と、

該第1処理部からの指示に応じて該インターフェイスバスを介してデータ転送を行なう 第2処理部とをそなえて構成され、

該第1処理部が、該記述子設定手段および第2判定手段としての機能を果たすとともに

該第2処理部が、該記述子生成手段,該制御手段および第1判定手段としての機能を果たすことを特徴とする、付記11記載のストレージ制御装置。

[0082]

(付記13) 該第2判定手段により異常判定がなされた場合、該第1処理部が、該ブリッジモジュールから読み出された前記詳細エラー情報を該第2処理部から取得し、その詳細エラー情報に基づいてデータ再送を該第2処理部に対して指示することを特徴とする、付記12記載のストレージ制御装置。

(付記14) 該インターフェイスモジュールから複数のデータブロックを該管理モジュールへ連続的に転送する場合、該記述子設定手段が、前記複数のデータブロックのうちの最後のデータブロックを転送するためのデータ転送記述子における前記データ転送確認フラグのみをオンに設定することを特徴とする、付記8~付記13のいずれか一項に記載のストレージ制御装置。

[0083]

(付記15) ディスク装置とホストとの間にそなえられ該ホストの該ディスク装置に対するアクセスを制御するストレージ制御装置であって、該ディスク装置もしくは該ホストとのインターフェイスを制御するインターフェイスモジュールと、本ストレージ制御装置全体を統括的に管理する管理モジュールと、インターフェイスバスを介して該インターフェイスモジュールおよび該管理モジュールをそれぞれ接続されこれらの該インターフェイスモジュールおよび該管理モジュールの相互間をデータ転送可能に接続するブリッジモジュールと、該インターフェイスモジュールが該インターフェイスバスを用い該ブリッジモジュール経由で該管理モジュールへのデータ転送を行なった際に該ブリッジモジュールから該管理モジュールへのデータ転送を確認するための確認コードを該ブリッジモジュールに設定する確認コード設定手段とをそなえて構成されたストレージ制御装置において用いられる上記インターフェイスモジュールであって、

該管理モジュールへのデータ転送に必要な転送情報とデータ転送確認フラグとを含むデータ転送記述子を設定する記述子設定手段と、

前記データ転送確認フラグがオンの場合、前記確認コードを該ブリッジモジュールから本インターフェイスモジュールへ読み出すために必要な確認コード読出情報を含むデータ転送確認記述子を、該記述子設定手段によって設定された前記データ転送記述子における前記転送情報に基づいて自動的に生成する記述子生成手段と、

該記述子設定手段によって設定された前記データ転送記述子における前記転送情報に従って該管理モジュールへのデータ転送を制御するとともに、前記データ転送確認フラグがオンの場合、該管理モジュールへのデータ転送の終了後に、該記述子生成手段によって自動生成された前記データ転送確認記述子における前記確認コード読出情報に従って、該ブリッジモジュールからの前記確認コードの読出を制御する制御手段とをそなえて構成されていることを特徴とする、ストレージ制御装置用インターフェイスモジュール。

[0084]

(付記16) 本インターフェイスモジュールを統括的に管理する第1処理部と、該第1処理部からの指示に応じて該インターフェイスバスを介してデータ転送を行なう第2処理部とがそなえられ、

該第1処理部が、該記述子設定手段としての機能を果たすとともに、該第2処理部が、 該記述子生成手段および該制御手段としての機能を果たすことを特徴とする、付記15記 載のストレージ制御装置用インターフェイスモジュール。

[0085]

(付記17) 該ブリッジモジュールから読み出された前記確認コードに基づいて該ブリッジモジュールと該管理モジュールとの間のデータ転送の正常/異常を判定する第1判定手段と、

本インターフェイスモジュールと該ブリッジモジュールとの間のデータ転送の正常/異常を判定する第2判定手段とをさらにそなえて構成されていることを特徴とする、付記15記載のストレージ制御装置用インターフェイスモジュール。

[0086]

(付記18) 該第1判定手段により異常判定がなされた場合、該記述子生成手段が、詳細エラー情報を該ブリッジモジュールから本インターフェイスモジュールへ読み出すために必要なエラー読出情報を含むエラー読出記述子を自動生成するとともに、該制御手段が、該記述子生成手段によって自動生成された前記エラー読出記述子における前記エラー読出情報に従って、該ブリッジモジュールからの前記詳細エラー情報の読出を制御することを特徴とする、付記17記載のストレージ制御装置用インターフェイスモジュール。

[0087]

(付記19) 本インターフェイスモジュールを統括的に管理する第1処理部と、該第1処理部からの指示に応じて該インターフェイスバスを介してデータ転送を行なう第2処理部とがそなえられ、

該第1処理部が、該記述子設定手段および第2判定手段としての機能を果たすとともに、該第2処理部が、該記述子生成手段,該制御手段および第1判定手段としての機能を果たすことを特徴とする、付記18記載のストレージ制御装置用インターフェイスモジュール。

[0088]

(付記20) 該第2判定手段により異常判定がなされた場合、該第1処理部が、該ブリッジモジュールから読み出された前記詳細エラー情報を該第2処理部から取得し、その詳細エラー情報に基づいてデータ再送を該第2処理部に対して指示することを特徴とする、付記19記載のストレージ制御装置用インターフェイスモジュール。

(付記21) 本インターフェイスモジュールから複数のデータブロックを該管理モジュールへ連続的に転送する場合、該記述子設定手段が、前記複数のデータブロックのうちの最後のデータブロックを転送するためのデータ転送記述子における前記データ転送確認フラグのみをオンに設定することを特徴とする、付記15~付記20のいずれか一項に記載のストレージ制御装置用インターフェイスモジュール。

【産業上の利用可能性】

[0089]

以上のように、本発明によれば、データ転送確認フラグを用いてデータ転送確認記述子の自動生成・実行が可能になるので、従来行なわれていた確認コード読出用ディスクリプタの設定処理を省略することができ、CPU負荷が大幅に低減されるとともにPCIアクセス数が大幅に削減され、入出力性能が大幅に向上することになる。

従って、本発明は、例えばホストの物理デバイス(磁気ディスク装置等)に対するアクセスを制御するストレージ制御装置および同装置用インターフェイスモジュールに用いて好適であり、その有用性は極めて高いものと考えられる。

【図面の簡単な説明】

[0090]


- 【図1】本発明の一実施形態としてのストレージ制御装置用インターフェイスモジュールの構成を示すブロック図である。
- 【図2】本実施形態のストレージ制御装置の正常時動作を説明するためのシーケンス図である。
- 【図3】本実施形態のストレージ制御装置の異常時動作を説明するためのシーケンス図である。
- 【図4】一般的なストレージ装置(ストレージ制御装置)および本実施形態のストレージ装置(ストレージ制御装置)の構成を示すブロック図である。
- 【図5】一般的なストレージ制御装置用インターフェイスモジュールの構成を示すブロック図である。
- 【図6】一般的なストレージ制御装置の正常時動作を説明するためのシーケンス図である。
- 【図7】一般的なストレージ制御装置の異常時動作を説明するためのシーケンス図である。

【符号の説明】


[0091]

- 1 A ストレージ装置
- 2 ディスクエンクロージャ
- 2 a ディスクユニット (ディスク装置, 物理デバイス)
- 3 A ストレージ制御装置
- 4 サーバ (ホスト)
- 10A ディスクインターフェイスモジュール (第1モジュール)
- 11A CPU (第1処理部)
- 111 ディスクリプタ設定手段(記述子設定手段)
- 112 第2判定手段
- 12 チップセット
- 13 メモリ
- 14A インターフェイスモジュールーLSI(第2処理部,第2転送処理部)
- 141 ディスクリプタ生成手段(記述子生成手段)
- 142 制御手段(DMAC)
- 143 第1判定手段
- 15 データバッファ
- 16 ファイバチャネルチップ (第1転送処理部)
- 17, 18 PCI \vec{n} X(1)
- 20A ホストインターフェイスモジュール (第1モジュール)
- 30 管理モジュール (第2モジュール)
- 40A PCIブリッジモジュール (ブリッジモジュール)
- 41 確認コード設定手段
- 50 ファイバチャネルインターフェイスバス
- 51, 52, 53 PCIバス (インターフェイスバス)
- 54 ディスクインターフェイスバス


【書類名】図面 【図1】




【図2】




【図3】




【図4】








【図6】



【図7】



【書類名】要約書

【要約】

【課題】例えばホストのディスク装置に対するアクセスを制御するストレージ制御装置において、CPU負荷の低減およびPCIアクセスの削減をはかって入出力性能の向上を実現する。

【解決手段】データ転送記述子に設定されるデータ転送確認フラグがオンの場合、データ転送確認記述子をデータ転送記述子における転送情報に基づいて自動生成し、データ転送記述子に従って管理モジュール30へのデータ転送を行なうとともに、管理モジュール30へのデータ転送の終了後に、前記データ転送確認記述子に従ってブリッジモジュール40から確認コードを読み出す。

【選択図】図1

特願2003-298203

出願人履歴情報

識別番号

[000005223]

1. 変更年月日

1996年 3月26日

[変更理由]

住所変更

住 所 氏 名 神奈川県川崎市中原区上小田中4丁目1番1号

富士通株式会社